La compañía china Huawei afirmó que desarrollará chips con una densidad de transistores equivalente a procesos de 1,4 nanómetros en un plazo de cinco años, utilizando su propio principio de escalado denominado Ley de Escalado de Tau.
Huawei anunció el lunes que sus chips de alta gama alcanzarán una densidad de transistores equivalente a los procesos de 1,4 nanómetros en cinco años. El objetivo fue dado a conocer en un simposio sobre semiconductores celebrado en Shanghái.
En la industria de semiconductores se utiliza el tamaño del elemento más pequeño dentro de un chip, medido en nanómetros, como parámetro de comparación entre generaciones de productos. Actualmente, los chips en uso comercial son de 2 o 5 nanómetros.
Huawei no proporcionó datos de rendimiento independientes. La empresa señaló que su nuevo principio, la Ley de Escalado de Tau, se centra en reducir el tiempo de desplazamiento de las señales y los datos a través de los chips y sistemas informáticos, en lugar de basarse exclusivamente en la reducción del tamaño de los transistores.
La compañía afirmó que en los últimos seis años diseñó y fabricó en serie 381 chips basados en este principio, destinados a sectores como teléfonos inteligentes y computación con inteligencia artificial.
Huawei fue incluida en una lista negra comercial de Estados Unidos en 2019, lo que restringió su acceso a tecnologías de origen estadounidense, incluidos chips y software. Tras la imposición de las restricciones, la empresa entró en lo que describió como un “modo de supervivencia extremo”. En 2023, lanzó la serie de smartphones Mate 60 con capacidad 5G, equipados con un sistema en chip producido por Semiconductor Manufacturing International Corp (SMIC) mediante tecnología de 7 nm.
He Hui, director de investigación de semiconductores de Omdia, declaró: “Lo que propone Huawei es pasar del escalado tradicional basado en nodos al escalado de la eficiencia a nivel de sistema. En lugar de depender únicamente de transistores más pequeños, la empresa se centra en acortar las interconexiones, reducir la latencia y mejorar el movimiento de datos dentro del chip, lo cual es una forma creíble de obtener un mayor rendimiento cuando la litografía de vanguardia se ve limitada.”
La taiwanesa TSMC, mayor productor mundial de chips avanzados, utiliza actualmente tecnología de fabricación de 2 nanómetros y prevé introducir un proceso de 1,4 nanómetros para producción en masa en 2028.